嵌入式 FPGA (eFPGA) 的時(shí)代終于到來(lái)了，這從其在無線基礎設施、人(rén)工智能 (AI)、智能存儲，甚至對成本敏感的微控制(zhì)器(qì)的芯片中的影(yǐng)響力中可(kě)見一斑。作(zuò)為(wèi)片上(shàng)系統 (SoC) 子系統，就像 CPU 或 DSP 一樣，它動态地重新配置硬件邏輯，其大(dà)小(xiǎo)範圍從 1,000 到 500,000 個(gè)查找表 (LUT)。

EDN采訪了 Flex Logix Technologies 的 IP 銷售、營銷和(hé)解決方案架構副總裁 Andy Jaros，以了解這種新興可(kě)編程技(jì)術(shù)的優勢。Flex Logix 成立于 2014 年，是一家(jiā) IP 公司，聲稱提供高(gāo)密度 FPGA 架構以促進邏輯可(kě)重構性，而無需設計(jì)工程師(shī)進行(xíng)繁重的工作(zuò)。

我們通(tōng)過向 Jaros 詢問這項技(jì)術(shù)的起源來(lái)開(kāi)始討(tǎo)論。Jaros 是半導體(tǐ)行(xíng)業的資深人(rén)士，其職業道(dào)路從 Arm 和(hé) ARC 到摩托羅拉和(hé) Synopsys。

曆史：沒那(nà)麽快

eFPGA 的概念有(yǒu)一段曲折的曆史，可(kě)以追溯到 1990 年代。長期以來(lái)，半導體(tǐ)行(xíng)業的人(rén)們一直在談論将 LUT 納入 ASIC 以獲得(de)額外的靈活性。然而，與帶有(yǒu)強大(dà)工具鏈的 FPGA 不同，工具的缺乏是在芯片中實現嵌入式 FPGA IP 的主要障礙。

Jaros 回憶說，幾十年來(lái)一直有(yǒu)人(rén)聲稱創建了 eFPGA 結構。“一些(xiē)老牌半導體(tǐ)公司的人(rén)說，他們在大(dà)約 20 到 30 年前曾經這樣做(zuò)過，但(dàn)他們實施嵌入式 FPGA 的方式占據了很(hěn)大(dà)的領域。”

傳統FPGA采用網狀互連，FPGA中80%的面積被互連占用。Flex Logic 聯合創始人(rén) Cheng Wang 開(kāi)發了一種分層互連，與網狀互連相比，它占用的面積隻有(yǒu)一半。反過來(lái)，這提供了顯着的面積和(hé)成本優勢。eFPGA IP 供應商還(hái)聲稱其互連實現了 90% 的利用率；另一方面，在分立 FPGA 中使用網狀互連時(shí)，我們看到近 70% 的利用率。

現狀：生(shēng)意不錯

eFPGA 技(jì)術(shù)非常通(tōng)用，因為(wèi)它支持從非常小(xiǎo)的實例到非常大(dà)的各種應用實例。eFPGA 的工作(zuò)原理(lǐ)類似于現成的 FPGA 芯片，可(kě)以在幾天內(nèi)交付任意大(dà)小(xiǎo)的陣列。

“我們對 ASIC 公司的吸引力很(hěn)大(dà)，”Jaros 說。“将 FPGA 功能集成到 ASIC 中提高(gāo)了性能并降低(dī)了系統級的功耗和(hé)成本。” 這允許設計(jì)工程師(shī)根據應用要求完全取消 FPGA 或使用更便宜的 FPGA。

Jaros 還(hái)指出，傳統上(shàng)使用 FPGA 的系統公司正開(kāi)始與其 ASIC 合作(zuò)夥伴一起探索 eFPGA IP。它允許系統制(zhì)造商停留在中間(jiān)堆棧的較低(dī)級别。此外，雖然市場(chǎng)需求瞬息萬變，但(dàn)汽車(chē)原始設備制(zhì)造商和(hé)一級供應商等系統制(zhì)造商迫不及待地等待一年來(lái)添加新功能。“因此，某些(xiē) RTL 可(kě)配置性比 10 年前更有(yǒu)意義。”

然後，有(yǒu)更高(gāo)端的 MCU 開(kāi)始集成硬件加速器(qì)，無論是用于神經網絡 AI 處理(lǐ)還(hái)是專有(yǒu)代碼加速。這些(xiē)場(chǎng)景通(tōng)常使用 16,000 到 20,000 個(gè) LUT。接下來(lái)，Jaros 看到了混合信号公司的更多(duō)興趣。“數(shù)字方面唯一改變的是狀态機，”Jaros 說。“因此，混合信号設計(jì)人(rén)員正在尋找 eFPGA，以便在無需投資 MCU 和(hé)完整的軟件工具流程的情況下，為(wèi)狀态機增加一定程度的可(kě)配置性。”

未來(lái)：與分立 FPGA 的競争

關于 eFPGA 業務的普遍看法是，它将對獨立 FPGA 細分市場(chǎng)構成威脅。然而，英特爾和(hé)賽靈思正在做(zuò)的是開(kāi)發複雜的産品。“英特爾和(hé)賽靈思正在進入更大(dà)的 FPGA 空(kōng)間(jiān)以支持超大(dà)規模數(shù)據中心，為(wèi)此，他們正在他們的 FPGA 周圍添加硬件 CPU 子系統，”Jaros 說。“我認為(wèi) eFPGA 不會(huì)影(yǐng)響英特爾和(hé)賽靈思，因為(wèi)它們正在銷售具有(yǒu)大(dà)量功能的大(dà)型、昂貴的 FPGA。”

他補充說，eFPGA 業務非常互補。“我們已經與賽靈思和(hé)英特爾的人(rén)員進行(xíng)了交談，他們根本沒有(yǒu)發現任何沖突。” 這也是因為(wèi)對可(kě)重構性的要求跨越了廣泛的行(xíng)業領域，因此與傳統的 FPGA 公司可(kě)能不會(huì)有(yǒu)太大(dà)的沖突。

推動 eFPGA 業務發展的另一個(gè)因素是希望控制(zhì)其供應鏈的公司。他們可(kě)能擁有(yǒu)自己的 MCU 或 ASSP，并圍繞這些(xiē) MCU 或 ASSP 構建了軟件堆棧。因此，通(tōng)過添加某種程度的 eFPGA 可(kě)重構性，他們可(kě)以交換安全算(suàn)法或專有(yǒu)代碼。

eFPGA IP 可(kě)從多(duō)個(gè)供應商處獲得(de)，雖然這些(xiē) IP 的集成度相對更高(gāo)，但(dàn) FPGA 的密度開(kāi)始對某些(xiē)應用有(yǒu)意義。另一件使鍾擺轉向 eFPGA 的事情是轉向更小(xiǎo)的工藝節點。Flex Logix 在支持從 180 nm 到 5 nm 的工藝節點的同時(shí)，目前一直從事芯片設計(jì)一直到 3 nm。

“我們看到越來(lái)越多(duō)的人(rén)願意為(wèi)了可(kě)配置性而犧牲一點面積，”Jaros 總結道(dào)。“因此，在未來(lái) 5 到 10 年內(nèi)流片的絕大(dà)多(duō)數(shù)芯片都将具有(yǒu)一定程度的 eFPGA 內(nèi)容。” 快速發展的标準和(hé)獨特的 AI 算(suàn)法支持這種叙述，以及随後 eFPGA 在不久的将來(lái)的承諾。